目录
Project1	
1 总体数据通路结构设计	
1.1 总体数据通路结构图	
2 模块定义	
2.1 GPR模块定义	
2.2 ALU模块定义	
2.3 EXT模块定义	
2.4 DM模块定义	
2.5 Controller模块定义	
2.6 PC模块定义	
2.7 NextPC模块定义	
2.8 IM模块定义	
2.9 MUX1模块定义	
2.10 MUX2模块定义	
2.11 MUX3模块定义	
2.12 im_reg模块定义	
2.13 dm_reg模块定义	
2.14 A_reg模块定义	
2.15 B_reg模块定义	
2.16 ALU_reg模块定义	
2.16 LB模块定义	
2.17 SB模块定义	
3 设计的机器指令描述	
4 状态转移图	
5 测试程序	
6 测试结果	
6.1 GPR运行结果	
6.2 DM运行结果	
6.3 波形图	
Project2	
1 总体数据通路结构设计	
1.1 总体数据通路结构图	
2 模块定义	
2.1 cp0模块定义	
2.2 bridge模块定义	
2.3 timer模块定义	
2.4 inputdev模块定义	
2.5 outputdev模块定义	
3 设计的机器指令描述	
4 状态转移图	
5 测试程序	
6 测试结果	
7 总结与收获	



Project1
1 总体数据通路结构设计
1.1 总体数据通路结构图

图 1：总体数据通路结构图