资料详情

基于Altera CPM7128的硬连线控制器设计(VHDL+Verilog+EDA) 课程论文+课程资料源码+演示程序+答辩PPT

头像

FPGA

编号:5896

目录

一、 实验目的

二、实验环境

三、 设计和调试任务

四、实验原理

1.硬布线控制器

2.TEC-8数据通路

3.机器指令流程设计

4.指令设计

五、设计步骤与实验过程

六、模块设计

1.实体定义

2.初始化

3.写存储器模块

4.读存储器模块

5.写寄存器模块

6.读寄存器模块

7.取指令模块

7.1 ADD

7.2 SUB

7.3 AND

7.4 INC

7.5 LD

7.6 ST

7.7 JC&JZ

7.8 JMP

7.9 OUT

7.10 OR

7.11 NOT

7.12 XOR

7.13 STP

8.验收测试程序

八、流水实现

九、中断实现

十、实验心得

一、 实验目的

(1)融会贯通计算机组成原理各章节教学内容,通过知识的综合应用,加深对CPU各模块工作原理及相互联系的认识,建立清晰的整机概念。

(2)掌握硬布线控制器的设计方法。

(3)学习运用可编程逻辑技术进行逻辑设计和调试的基本步骤和方法。

(4)培养科学研究的独立工作能力,获得工程设计与组装调试的实践经验。

二、实验环境

开发环境:

• PC微机:EDA设计软件,自行完成逻辑设计、编写程序、编译和下载,调试、运行成功

• TEC-8实验箱

调试工具:逻辑笔万用表数字示波器

元器件:Altera MAX7000系列CPLD芯片:EPM7128

描述语言:VHDL语言、Verilog语言